2011年计算机等级考试三级网络技术考试要点(8)

　　【考点八】 存储器

　　1.存储器的基本组成及其读写操作(1)存储器的基本组成部分主存储器由存储体、地址译码电路、驱动电路、读写电路和控制电路等组成。主存储器主要功能是：

　　①存储体：是信息存储的集合体，由某种存储介质按一定结构组成的存储单元的集合。通常是二维阵列组织，是可供CPU和计算机其他部件访问的地址空间。

　　②地址寄存器、译码电路与驱动器：即寻址系统，将CPU确定的地址先送至地址寄存器中，然后根据译码电路找到应访问的存储单元。在存储与译码器之间的驱动器的功能是减轻译码线驱动负载能力。由于一条译码线需要与它控制的所有存储单元相联，其负载很大。需要增加驱动器，以译码线连接驱动器的输入端，由驱动器的输出端控制连接在译码线上的所有存储单元

　　③读写电路与数据寄存器：根据CPU的命令，将数据从数据寄存器中写入存储体中特定的存储单元或将存储体中指定单元的内容读到数据寄存器中。

　　④控制电路：接收CPU传来的控制命令，经过控制电路一系列的处理，产生一组时序信号控制存储器的操作。在存储器的组成中，存储体是核心，其余部分是存储的外围线路。不同的存储器都是由这几部分组成，只是在选用不同的存储介质和不同的存取方式时，各部分的结构与工作方式略有变化

　　(2)存储体阵列计算机存储器中存储的是“0”和“1”的信息，每一个能存取一位二进制并能保持两种状态的元件称为记忆元件。若干记忆元件组成存储单元，一个存储单元能够存取一个或几个字节的二进制信息。每个存储单元都有一个地址编号，用以唯一标识存储单元的位置。信息按地址存入指定的存储单元中，按地址从指定的存储单元中取出。存储单元的集合称为存储体。由于存储体中存储单元的每个二进制位必须并行工作，因此将存储单元按其地址的顺序组成存储阵列。

　　(3)存储器的地址译码系统CPU要访问存储单元的地址由地址总线输入到地址寄存器中。地址译码器将地址转换为对应地址线(字线)上的控制信号，以表示选中某一单元，并驱动相应的读写电路，完成对存储单元的读写操作。地址译码为两种方式：一种是单译码方式，仅有一个译码器。译码器输出的每条译码线对应一个存储单元。如地址位数N=10，即译码器可以有210=1024种状态，对应有1024条译码线(字线)即1024个存储单元。另外一种是双译码方式，将译码器分成X向和Y向两个译码器，通过双译码器的相互作用确定存储单元的地址。设地址长度n仍为10，将其中的前5位输入到X地址译码器中，译出X0到X31译码线，分别选择0～31行。将后5位输入到Y地址译码器中译出Y0到Y31译码线，分别选择0～31列。X向译码器和Y向译码器引出的地址线都是25=32条。若采用X向和Y向交叉选择，可以选择从存储单元(0，0)至(31，31)共25×25=1024个存储单元地址。即同样可以提供1024种状态，而地址线只需要64条，比单译码器节省93.75%的地址线。

　　(4)存储器的读写操作在CPU向存储体发生读操作命令时，首先由CPU将相应存储单元的地址码送至地址寄存器中;地址译码器将地址寄存器中的地址编码译成相应地址线(字线)的高电位，标志指定的存储单元;然后在CPU的统一控制下，由控制电路将读命令转换成读写电路的操作，执行将指定存储单元的内容传送到数据寄存器的操作，完成了整个存储器读的操作。存储器写的操作与读的操作相类似。不同类型的存储器根据其特点有不同的读写操作控制电路、控制机构、读写电路及地址译码器，但它们的基本操作原理大同小异。

　　2011年计算机等考三级网络技术复习笔记汇总

　　2010年9月计算机等级考试成绩查询汇总

　　2011年上半年计算机等级考试报名时间汇总