2011软件水平考试嵌入式系统设计师辅导笔记(15)

　　(7)ARM的存储方法

　　A、大端模式：数据的高字节存储在低地址中，低字节存储在高地址中。

　　B、小端模式：数据的低字节存储在低地址中，高字节存储在高地址中。

　　(8)ARM中断与异常

　　A、ARM 内核支持7种中断，不同的中断处于不同的处理模式，具有不同的优先级，而且每个中断都有

　　固定的中断地址入口。当一个中断发生是，相应的R14(LR)存储中断返回地址，SPSR 存储当前

　　程序状态寄存器CPSR 的值。

　　B、由于ARM 内核支持流水线工作，LR 寄存器存储的地址可能是发生中断后面指令的地址，所以不同

　　的中断处理完成后，必须将LR 寄存器值经过处理后再写入P15(PC)寄存器。

　　C、ARM 异常的具体含义：

　　a、复位：当处理器的复位电平有效时，产生复位异常，程序跳转到异常复位异常处理程序处执行。

　　b、未定义的指令：当ARM 处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。可

　　以使用该异常机制进行软件仿真。

　　c、软件中断：该异常由执行SWI 指令产生，可用于用户模式下的程序调用特权操作指令。可使用

　　该异常机制实现操作系统调用功能。

　　d、指令预取中止：如果处理器预取指令的地址不存在或该地址不允许当前指令访问，存储器向处

　　理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。

　　e、数据访问中止：如果处理器数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，

　　处理器产生数据访问中止异常。

　　f、外部中断请求：当ARM 外部中断请求管脚有效，而且CPSR 中的I 位为0时，产生IRQ 异常。

　　系统的外设可以通过该异常请求中断服务。

　　g、快速中断请求：当ARM 快速中断请求管脚有效，而且CPSR 的F 位为0时，产生FIQ 异常。

　　D、ARM 处理器对异常中断的响应过程

　　a、将下一条指令的地址存入相应的连接寄存器LR 中。

　　b、将CPSR 复制到相应的SPSR 中。

　　c、根据异常的类型，强制设置CPSR 的运行模式位。

　　d、强制PC 从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。

　　E、ARM 处理器从异常中断处理程序中返回

　　a、恢复中断的程序的处理器状态，将SPSR 复制到CPSR 中。

　　b、若在进入异常处理时设置了中断禁止位，要在此清除。

　　c、将连接寄存器LR 的值减去相应的偏移量后送到PC。

　　F、复位异常中断处理程序不需要返回。在复位异常中断程序开始整个用户程序的执行。

　　软考嵌入式系统设计历年真题汇总(2007-2010)

　　2010年下半年软考成绩查询时间及方式汇总

　　2011年软考嵌入式系统设计师辅导笔记汇总